在分析傳統SRAM存儲單元工作原理的基礎上,采用VTC蝴蝶曲線,字線電壓驅動,位線電壓驅動和N曲線方法衡量了其靜態噪聲容限。
 
在這種背景下,分析研究了前人提出的多種單元優化方法。這些設計方法,大部分僅僅優化了單元讀、寫一方面的性能,另一方面保持不變或者有惡化的趨勢;單端讀寫單元往往惡化了讀寫速度,并使靈敏放大器的設計面臨挑戰;輔助電路的設計,往往會使SRAM的設計復雜化。
 
為了使SRAM存儲單元的性能得到整體的提升,本文提出了讀寫裕度同時提升的新型10TSARM單元電路結構,可以很大程度上抑制傳統6T存儲單元讀操作時"0"節點的分壓問題,提高SRAM存儲單元的讀靜態噪聲容限(RSNM),進而提升SRAM存儲單元的讀穩定性。
 
在寫操作時,用位線電壓提供交叉耦合反相器的電源電壓,降低了單元維持"1"的能力和一邊反相器的翻轉點,這樣可以很大程度的提高SRAM存儲單元的寫裕度(WM)。同時,可以優化SRAM存儲單元的抗PVT波動能力,并且可以降低SRAM存儲單元的最小操作電壓。
 
基于SMIC 28nm工藝節點仿真結果顯示,新型10T單元結構在電源電壓為1.05V時,和傳統6T單元相比,RSNM提升了 2.19倍,WM提升了 2.13倍。同時,在單元讀寫操作時,錯誤率較低。另外,新型單元的最小工作電壓僅為傳統的59.19%,擁有更好的抗工藝變化能力。

關鍵詞：SRAM