幾乎每個(gè)人都知道，生產(chǎn)的大部分DRAM最終都將用在臺(tái)式機(jī)和筆記本電腦中。實(shí)際上生產(chǎn)的所有DRAM中約有90％用于計(jì)算機(jī)，而剩下的10％作為方形釘敲入圓孔中。越來(lái)越多的SoC設(shè)計(jì)需要某種形式的外部存儲(chǔ)器的接口。現(xiàn)代化的DDR2 SDRAM具有供電安全性，高存儲(chǔ)容量，低成本和合理的通道帶寬的特性，但具有笨拙的接口和復(fù)雜的控制器問(wèn)題。
 
結(jié)合內(nèi)部DRAM陣列產(chǎn)生的獨(dú)特命令結(jié)構(gòu)，SoC設(shè)計(jì)人員面臨著將現(xiàn)代DRAM接口納入其設(shè)計(jì)的艱巨任務(wù)。
 
SDRAM的簡(jiǎn)要?dú)v史
 
在過(guò)去的15年中，商品DRAM的發(fā)展使接口峰值帶寬增加了2000％以上。盡管沒(méi)有人能夠改變物理學(xué)的基本原理并對(duì)基本隨機(jī)行訪問(wèn)的延遲進(jìn)行類似的改進(jìn)，但引腳帶寬的增加和突發(fā)數(shù)據(jù)的訪問(wèn)能力已幫助縮小了與典型處理器之間的差距。對(duì)更快的內(nèi)存帶寬的無(wú)限滿足。在此期間，聯(lián)合電子設(shè)備工程委員會(huì)（JEDEC）委員會(huì)稱為JC42，一直是商品DRAM行業(yè)標(biāo)準(zhǔn)的主要溫床。
 
1993年底，JEDEC發(fā)布了原始的SDRAM標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)最終被稱為PC100 SDRAM標(biāo)準(zhǔn)。將SDRAM的時(shí)序參數(shù)推向?qū)嶋H極限，導(dǎo)致PC133 SDRAM將通道頻率提高到133MHz。
 
到1990年代后期，JEDEC已經(jīng)有了堅(jiān)實(shí)的DRAM路線圖。從1996年開始到2000年6月結(jié)束，JEDEC制定了DDR（雙倍數(shù)據(jù)速率）SDRAM規(guī)范（JESD79）。為了對(duì)需要更高帶寬的系統(tǒng)進(jìn)行重大改進(jìn)，DDR SDRAM對(duì)PC100和PC133 SDRAM進(jìn)行了重大改進(jìn)，包括雙邊沿時(shí)鐘（又稱雙倍數(shù)據(jù)速率或DDR時(shí)鐘），源同步數(shù)據(jù)選通，SSTL_2低壓信號(hào)傳輸和內(nèi)部延遲鎖定環(huán)（DLL）。DDR2 SDRAM隨后在2003年（JESD79-2）被指定，其引腳帶寬高達(dá)800Mb / s，是DDR SDRAM的兩倍。
 
在DDR和DDR2 SDRAM標(biāo)準(zhǔn)的開發(fā)過(guò)程中，工程師將更多的注意力集中在整體系統(tǒng)時(shí)序預(yù)算上，以及在這些方面可以解決限制性能的關(guān)鍵領(lǐng)域。DDR時(shí)鐘是一種行之有效的概念，可以在避免出現(xiàn)更高頻率時(shí)鐘的同時(shí)提高帶寬（盡管確實(shí)把重點(diǎn)放在了時(shí)鐘占空比要求上）。DDR和DDR2 SDRAM標(biāo)準(zhǔn)中最值得一提的要素可能是采用源同步時(shí)鐘并結(jié)合了片上DLL（或等效電路）。

關(guān)鍵詞：SDRAM