為了滿足人們對(duì)高性能電子產(chǎn)品日益增長(zhǎng)的需求和降低產(chǎn)品的成本達(dá)到利益的最大化,半導(dǎo)體的制造工藝節(jié)點(diǎn)在持續(xù)的縮小,推動(dòng)集成電路進(jìn)入后摩爾時(shí)代。
 

近年來SOC(片上系統(tǒng))技術(shù)逐漸成為IC設(shè)計(jì)業(yè)界的焦點(diǎn),SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)作為其必不可少的一部分被集成到SOC芯片中,由于高性能SRAM存儲(chǔ)器存在著不可或缺的應(yīng)用,一直是工業(yè)界和學(xué)術(shù)界研究的熱點(diǎn)。
 

SRAM存儲(chǔ)器主要包括存儲(chǔ)陣列,靈敏放大器,時(shí)序控制電路,譯碼電路和輸入輸出驅(qū)動(dòng)模塊。其中存儲(chǔ)陣列占據(jù)著整個(gè)存儲(chǔ)系統(tǒng)的大部分面積,其性能的優(yōu)劣直接影響著SRAM存儲(chǔ)系統(tǒng)的性能。
 

隨著工藝節(jié)點(diǎn)和電源電壓的下降,器件的閾值電壓越來越小,另外相鄰晶體管之間閾值電壓的不匹配也越來越明顯,導(dǎo)致SRAM存儲(chǔ)單元的魯棒性越來越差。存儲(chǔ)單元在工作時(shí),讀破壞,半選單元讀破壞越來越頻繁,寫能力也越來越弱,甚至出現(xiàn)讀寫錯(cuò)誤。
 

SRAM存儲(chǔ)系統(tǒng)的功耗大部分來自單元操作時(shí)的動(dòng)態(tài)功耗和休眠狀態(tài)時(shí)的靜態(tài)功耗,隨著工藝節(jié)點(diǎn)的縮小,芯片的靜態(tài)功耗將會(huì)越來越大,甚至超過動(dòng)態(tài)功耗成為芯片的主要功耗。電壓的下降可以顯著地降低靜態(tài)功耗和二次方形式的降低動(dòng)態(tài)功耗,低電壓下SRAM的設(shè)計(jì)越來越普遍,在保證單元性能的前提下,可以很好的延長(zhǎng)便攜式設(shè)備的電池壽命。但低電壓下,SRAM單元的性能進(jìn)一步的惡化,如速度的下降,穩(wěn)定性的惡化,錯(cuò)誤率的飆升等;這些,使得傳統(tǒng)SRAM單元越來越不能滿足我們的需求。

關(guān)鍵詞：SRAM